机译:sOC测试 - 架构优化,用于测试核心 - 外部互连上的嵌入式内核和信号完整性故障
机译:SOC测试架构优化,用于测试核心-外部互连上的嵌入式核心和信号完整性故障
机译:在预绑定测试引脚数约束下针对3-D SoC的集成测试架构优化和热感知测试计划
机译:SoC内核互连的串扰故障模型和测试研究
机译:测试包装器设计,用于检测SoC内核-外部互连上的信号完整性故障
机译:在包括三态和双向网络在内的任意内核间互连中建模和测试串扰故障。
机译:用于优化植入颅骨或受伤后使用的人工颅骨置换件中的电极的试验台
机译:用于检测SoC核心与外部互连上的信号完整性故障的测试器设计